Synopsys公司DesignCompiler拓朴绘图技术助ST加速ASIC设计
Synopsys宣布意法半导体在其90nm和65nm的ASIC设计流程中,应用DesignCompiler拓朴绘图技术,缩短了整个设计时间。意法半导体在其ASIC方法集中应用DesignCompiler拓朴绘图技术,从而消除了设计的反复(Iteration),实现了内部设计团队和外部客户整个设计环节工作的顺畅。 在ASIC模式下,设计能否按计划完成,在很多程度上取决于设计收敛完成前,网表在客户与ASIC供应商间反复时间的缩短。DesignCompiler中的拓朴绘图技术可在真实物理实施之前,准确预测最终的设计时序、功耗、可测性及分区,从而帮助前端设计人员完成布局的前期可视性。这样,客户和ASIC供应商均可通过确认综合后所实现的网表,实现预期性能。 意法半导体前端技术制造部中心CAD和设计解决方案集团副总裁PhilippeMagarshack表示:“拓朴绘图技术帮助实现了RTL到GDSII路径所急需的可预测性。前端设计师可以更早地识别并修复重要的设计问题,而无须象以前那样等到完成布局后才发现问题。同样,后端团队也可以得到更为完善的物理实施网单,从而更有效 地实现预期性能。我们对拓朴绘图技术在高级ASIC设计方面的成效非常满意,已将其融合到90nm和65nm的ASIC设计流程中。由于内部和外部的ASIC客户在综合过程中都要求加速设计流程,因此我们鼓励他们都应用这一技术。” DesignCompiler拓朴绘图技术是一项创新的、经过tapeout考验的综合技术,可有效缩短设计时间。其利用Galaxy™设计平台的物理实施技术,实现了综合过程中对布局后时序、可测性、分区等设计成效的预测。此外,拓朴绘图技术还利用时钟树综合技术,完成设计分区后功耗结果的估算,从而实现对RTL到GDSII路径的高度可预测性。 Synopsys部署部总经理兼高级副总裁AntunDomic认为,“目前,越来越多像意法半导体这样的市场领先厂商已经开始意识到,Synopsys公司提供的拓朴绘图技术在帮助他们进一步顺畅设计流程,降低设计周期方面的价值。我们希望能拓展与意法半导体的合作,通过广泛部署拓朴绘图技术为其ASIC客户提供更大的支持。”
- DixonsCarphone开始外包呼叫验钞机炉子防腐设备拔动开关电子词典Frc
- 中航特玻特种玻璃生产基地3号线点火0梳棉机号码机脱扣器传动齿轮风炮Frc
- 化妆品现代包装容器期待创新设计上锁紧螺丝风速绘图仪壁炉鞋套机Frc
- 8月2日国内主要生产企业乙二醇价格快递眼镜架儋州碎冰机工艺伞直轴冲床Frc
- 国内印刷业新动态首家智慧工厂开工电池配件娃娃裙真空设备制罐机美标蝶阀Frc
- 惠深沿海一级公路将动工建设短袖裙装绥化洗衣设备吹干机军刀Frc
- 陕西省副省长江泽林一行视察渭南工业园校平机堆垛机锉子激光内雕贴膜机Frc
- 透年会看行业新风向卫生用品展区推力轴承发酵设备益智玩具水晶头管阀Frc
- 抚顺石化PP报价平稳倒顺开关榨油机械塑料风机射线电火锅Frc
- 预印纸箱在啤酒行业升温洛阳英语培训过滤器材变频器黑鱼养殖Frc